This repository presents a complete RTL-to-GDSII implementation of a simple 16-bit up/down counter using the OpenLane open-source ASIC flow and the Sky130 PDK. The design is developed in Verilog and ...
一部の結果でアクセス不可の可能性があるため、非表示になっています。
アクセス不可の結果を表示する